분야스마트팩토리/인공지능
강의자하성욱
수료증미발급
학습시간6시간 33분
신청기간2024-11-06 ~ 2024-12-31
학습기간2024-11-06 ~ 2024-12-31
학습언어한국어 (ko)
주제 |
주제명 |
차시명 |
키워드 |
강의자 |
콘텐츠 분량 |
1강 |
FPGA 보드 |
1-1. FPGA 실습 보드, Quartus Prime |
FPGA 보드 |
하성욱
|
20:44 |
1-2. LED 제어회로, Verilog 컴파일 |
코드 컴파일 |
21:10 |
|||
2강 |
Verilog 개요 |
2-1. 개발 킷, 다운로드 테스트 |
개발 킷 |
21:21 |
|
2-2. Verilog 개요, iverilog 설치 |
iverilog |
20:26 |
|||
3강 |
설계와 테스트 |
3-1. 설계 방식, 저수준 설계 |
설계 |
22:12 |
|
3-2. 할당문, 테스트 코드 |
할당문 |
22:07 |
|||
4강 |
데이터 형식 |
4-1. 명세서 작성, 카운터 설계 |
카운터 |
22:47 |
|
4-2. 데이터 형식, 이름 관련 모듈 |
데이터 형식 |
20:21 |
|||
5강 |
게이트 레벨 |
5-1. 모듈 인스턴스, 레지스터 데이터 형식 |
인스턴스 |
20:23 |
|
5-2. 게이트레벨 모델링, 스위치 기본 요소 |
게이트 레벨 |
20:20 |
|||
6강 |
사용자 정의 요소 |
6-1. 기본 요소, N 입력/출력 |
기본 요소 |
19:49 |
|
6-2. 사용자 정의 요소, TABLE |
사용자정의요소 |
20:04 |
|||
7강 |
연산자 |
7-1. 다양한 연산자 |
연산자 |
21:11 |
|
7-2. HDL 추상 레벨, 병렬 문장 그룹 |
병렬 문자 |
21:12 |
|||
8강 |
force |
8-1. force/release, casex, casez |
force/release |
20:06 |
|
8-2. 반복문, 이름을 갖는 블록 |
반복문 |
20:41 |
|||
9강 |
타이밍 제어 |
9-1. 타이밍 제어, TASK, 함수 |
타이밍 제어 |
21:17 |
|
9-2. 시스템 함수, PLI |
시스템 함수 |
20:12 |
|||
10강 |
C함수 호출 |
10. C 함수 호출, ModelSIM |
C 함수 |
17:10 |
- 이수조건각 영상 90%이상 시청
- 수료조건At least 90% of each video watched
분야스마트팩토리/인공지능
강의자하성욱
수료증미발급
학습시간6시간 33분
신청기간2024-11-06 ~ 2024-12-31
학습기간2024-11-06 ~ 2024-12-31
학습언어한국어 (ko)